Stage ingénieur IA – génération de VIP pour IP mixtes

À propos du poste

Intégrez l'équipe R&D de vérification digitale et mixed‑signal de NXP à Toulouse. Vous travaillerez sur l'automatisation avancée de la vérification d'IP mixtes, notamment des convertisseurs DC/DC à contrôle digital.

Missions principales

• Analyser les spécifications fonctionnelles d'IP mixtes pour identifier interfaces, comportements attendus et scénarios de test.
• Concevoir et implémenter un agent IA capable d’assister la génération automatique ou semi‑automatique de VIP, checkers et assertions SystemVerilog.
• Générer des templates SystemVerilog/UVM (agents, monitors, checkers, scoreboards, séquences, modèles de couverture) et des assertions génériques.
• Intégrer les composants générés dans un environnement de simulation et valider leur pertinence sur des cas d’usage représentatifs.
• Documenter l’architecture de la solution, les choix méthodologiques, les résultats obtenus et les pistes d’amélioration.

Profil recherché

• Étudiant(e) en dernière année d'école d'ingénieur ou de master en électronique, microélectronique, systèmes embarqués, IA appliquée ou domaine équivalent.
• Bonne maîtrise du design digital et de la vérification (RTL, SystemVerilog, notions UVM, simulation, debug).
• Intérêt pour les IP mixed‑signal, les convertisseurs DC/DC et les architectures à contrôle digital.
• Motivation pour les approches d'IA générative et le traitement de documents techniques.
• Capacité d'analyse, rigueur, autonomie et esprit critique vis‑à‑vis des résultats produits par l'IA.

Compétences requises

• SystemVerilog
• UVM
• RTL design
• Python (prototypage, orchestration d'agent IA)
• Connaissances en IA générative ou forte motivation à les acquérir
• Anglais technique