Ingénieur Staff vérification matériel – SoC & NoC

À propos du poste

Rejoignez Arteris à Sophia Antipolis en tant qu’Ingénieur Staff vérification matériel. Vous contribuerez à la validation des IP Network‑on‑Chip (NoC) hautement paramétrables, essentielles aux SoC de demain.

Missions principales

• Définir, documenter et implémenter des environnements de vérification RTL et des plans de tests/couverture pour des IP paramétrables.
• Développer des bancs de test et des infrastructures de vérification en Python et C++ compatibles avec les simulateurs Cadence, Synopsys, etc.
• Implémenter et maintenir les BFMs, moniteurs et checkers nécessaires à la vérification.
• Améliorer les flux de vérification existants, les métriques de couverture et le niveau d’automatisation.
• Collaborer étroitement avec les équipes de conception RTL, d’architecture et de validation pour résoudre les problématiques de vérification.

Profil recherché

• Plus de 5 ans d’expérience industrielle en vérification matérielle.
• Solide compréhension de la conception RTL et maîtrise des langages VHDL, Verilog, SystemVerilog, SystemC, C++ et Python.
• Expérience avérée avec les méthodologies UVM, les VIPs et les outils EDA.
• Bonne connaissance des protocoles AMBA, OCP ou équivalents.
• Excellentes capacités d’analyse, de résolution de problèmes et communication en français et en anglais.

Compétences requises

• VHDL, Verilog, SystemVerilog, SystemC
• C++, Python
• UVM, développement de bancs de test
• Simulateurs Cadence, Synopsys
• Scripting Shell
• Protocoles AMBA, OCP
• BFMs, moniteurs, checkers

Ce que nous offrons

• Salaire brut annuel estimé entre 55 000 € et 70 000 €.
• Environnement technologique de pointe dans le domaine des semi‑conducteurs.
• Projets innovants avec des équipes internationales.