📢 New: get today's jobs on our WhatsApp Channel
Jobiglo

No results.

This job is no longer available

This job expired on 17/07/2026. It no longer accepts applications.

Ingénieur Staff Hardware Design – Montigny-le-Bretonneux

Arteris · Montigny-le-Bretonneux

Senior 65,000 - 75,000 EUR/year 🇫🇷 Français
SystemC Verilog VHDL SystemVerilog Cadence Synopsys Mentor C++ Python AMBA PCIe CXL OCP ARM RISC-V

Job description

À propos du poste

En tant qu'Ingénieur Staff Hardware Design chez Arteris, vous rejoignez une équipe qui conçoit des composants hardware complexes pour des systèmes sur puce (SoC) et des réseaux-on-chip (NoC) hautement configurables. Vous travaillerez depuis Montigny-le-Bretonneux sur des projets stratégiques visant à accélérer l'innovation dans les domaines du smartphone, de l'automobile électrique, des drones et du cloud.

Missions principales

  • Rédiger les spécifications d’architecture pour des réseaux sur puce configurables.
  • Concevoir et valider les blocs hardware, en assurant leur qualité et leur conformité aux exigences.
  • Définir les méthodologies de vérification et mettre en place les environnements de régression.
  • Collaborer étroitement avec les équipes hardware et software pour garantir la cohérence du produit.
  • Maintenir et améliorer les versions existantes en partenariat avec l’équipe Application Engineering.
  • Accompagner les membres de l’équipe sur leurs problématiques techniques.

Profil recherché

  • Minimum 10 ans d’expérience en conception de SoC, IP ou NoC.
  • Maîtrise des protocoles de communication (AMBA, PCIe, CXL, OCP…) et des architectures CPU (ARM, RISC‑V).
  • Solide expérience du flux de conception SoC/IP (spécification, architecture, RTL, vérification, DFT, synthèse, contraintes timing et consommation).
  • Excellentes capacités d’analyse, de communication et de travail en équipe.
  • Formation Bac+5 ou doctorat en électronique, informatique ou domaine connexe.

Compétences requises

  • SystemC, Verilog/VHDL/SystemVerilog.
  • Outils Cadence, Synopsys, Mentor.
  • C++, Python et langages de script.
  • Français et anglais courants.

Ce que nous offrons

  • Salaire de base compris entre 65 000 € et 75 000 € brut annuel, selon expérience.
  • Environnement de travail stimulant au sein d’une entreprise leader en IP système.
  • Opportunités de développement professionnel et d’innovation technologique.

Questions fréquentes

Le salaire proposé pour ce poste est de 65-75k EUR par an. Le détail figure dans l'annonce.
Cliquez sur "Postuler maintenant" en haut de la page. Vous pouvez importer votre CV en 1 clic — Jobiglo extrait automatiquement vos informations et postule pour vous.

Why are you reporting this job?

Thank you for your report. We will review this job.

A question about this job?

Ask it here: you will get the full job summary by e-mail, right away.

💬 Chat with us on Telegram

Published 4 months ago

40 views · 0 interested

Boost your chances

Upload your CV — we will match you with relevant openings.

Analyzing your CV...

Arteris

Montigny-le-Bretonneux