Stage Ingénieur – Conception pour le test (DFT) et conception numérique

À propos du poste

Rejoignez la Business Line Secure Transactions & Interface (STI) de NXP à Sophia‑Antipolis et participez aux activités Design‑for‑Test (DFT) d’une équipe internationale de conception de SoC. Vous travaillerez sur des technologies de semi‑conducteurs avancées dans un environnement collaboratif.

Missions principales

• Comprendre l’environnement de CAO/CAD et les enjeux d’automatisation avancée du flux de conception.
• Utiliser l’IA et des scripts (Python, Perl, Tcl) pour automatiser l’intégration des blocs DFT dans un SoC ou sous‑système.
• Automatiser la vérification de l’intégration DFT, documenter et maintenir le flux développé.

Profil recherché

• Étudiant(e) en Master Génie électrique, Microélectronique, Génie informatique ou équivalent.
• Fort intérêt pour la conception, la vérification et les méthodologies de test des circuits intégrés numériques.
• Autonome, proactif(ve), curieux(se) et à l’aise en communication dans un contexte international.

Compétences requises

• Expérience en conception RTL et simulation avec Verilog.
• Bonne compréhension de la logique numérique et des fondamentaux des semi‑conducteurs.
• Connaissance des concepts de Design‑for‑Test (DFT) ; expérience des tests de production appréciée.
• Maîtrise ou familiarité avec les langages de script Python, Perl et Tcl.