Stage Ingénieur Conception Numérique SoC – Design for Test

À propos du poste

Rejoignez la Business Line Secure Transactions & Interface (STI) de NXP à Caen, spécialisée dans les circuits intégrés mixtes pour les transactions sécurisées. Vous intégrerez l’équipe Digital SoC Design en tant que stagiaire Design‑for‑Test (DFT) et contribuerez au développement de tests pour des SoC complexes.

Missions principales

• Comprendre l’architecture DFT mise en œuvre dans les SoC de NXP.
• Utiliser l’environnement CAO dédié aux activités DFT.
• Développer et simuler des séquences de test afin d’optimiser la couverture des défauts.
• Analyser, déboguer et documenter les résultats des tests.
• Évaluer les méthodologies DFT existantes et proposer des améliorations.

Profil recherché

• Étudiant(e) en dernière année d’école d’ingénieurs ou en Master spécialisé en électronique, microélectronique ou informatique industrielle.
• Intérêt fort pour la conception de circuits intégrés numériques et les méthodologies de test.
• Bon niveau de français et d’anglais, à l’oral comme à l’écrit.

Compétences requises

• Connaissance du RTL et expérience de simulation avec VHDL et/ou Verilog.
• Compréhension de la logique numérique et des fondamentaux des semi‑conducteurs.
• Notions de Design‑for‑Test (DFT) ; exposition aux tests de production appréciée.
• Maîtrise ou intérêt pour les langages de script tels que Python, Perl ou Tcl.