Nuevo
Descripcion del puesto
Arteris, leader mondial des solutions d’interconnexion pour les systèmes sur puce (SoC), recherche un(e) Ingénieur Staff Hardware Design (F/H) pour rejoindre son équipe R&D basée à Montigny‑le‑Brettonneux (78). Vous évoluerez au cœur d’un environnement technologique de pointe, où vous serez responsable du cycle complet de conception de blocs hardware, de la définition de l’architecture jusqu’à la livraison finale, en garantissant les exigences de performance, de puissance et de qualité.
**Missions principales**
- Rédiger les spécifications d’architecture détaillées pour des réseaux sur puce hautement configurables (NoC, interconnects, protocoles de communication).
- Concevoir, coder et optimiser les blocs hardware en VHDL/Verilog/SystemVerilog, en suivant les meilleures pratiques de design RTL.
- Développer et mettre en œuvre les environnements de vérification (UVM, simulation, test‑bench) et assurer la couverture fonctionnelle.
- Piloter les campagnes de synthèse, de place‑and‑route, de timing et d’analyse de puissance, en collaboration avec les équipes de CAD.
- Coordonner les revues de conception (design reviews) avec les équipes hardware, software et system‑architecture, et assurer le suivi des actions correctives.
- Maintenir et faire évoluer les versions existantes des blocs IP, en intégrant les retours clients et les évolutions technologiques.
- Accompagner les ingénieurs plus juniors et les équipes externes sur les problématiques techniques, en partageant votre expertise et en animant des ateliers de formation.
- Contribuer à l’amélioration continue des processus de développement (méthodologies Agile, CI/CD pour le hardware).
**Profil recherché**
- Diplôme d’ingénieur (Bac+5) en micro‑électronique, électronique, informatique ou équivalent.
- Minimum 8 ans d’expérience en conception ASIC/FPGA, dont 3 ans à un niveau senior ou staff sur des projets SoC complexes.
- Maîtrise des langages de description hardware (VHDL, Verilog, SystemVerilog) et des méthodologies de vérification (UVM, assertions).
- Expérience avérée avec les outils de synthèse, place‑and‑route, timing analysis (Synopsys, Cadence, Mentor).
- Connaissance approfondie des architectures NoC, des protocoles de communication (AXI, AMBA, PCIe) et des contraintes de puissance/area.
- Bonnes compétences en scripting (Python, TCL) pour l’automatisation des flux de conception.
- Capacité à travailler en équipe multidisciplinaire, à communiquer clairement en français et en anglais, et à gérer plusieurs projets simultanément.
- Esprit d’innovation, rigueur et sens du résultat.
**Ce que nous offrons**
- Un poste en CDI au sein d’une entreprise à forte croissance, reconnue pour son expertise technologique.
- Un environnement de travail stimulant, avec des projets à la pointe du domaine SoC et des opportunités de formation continue.
- Un package salarial attractif, complété par des avantages sociaux (mutuelle, tickets restaurant, participation aux transports).
- Un équilibre vie professionnelle / vie personnelle grâce à des horaires flexibles et la possibilité de télétravail partiel (hybrid).
- Un bureau moderne à Montigny‑le‑Brettonneux, proche des transports en commun et des services.
Rejoignez Arteris et participez à la création des futures plateformes hardware qui alimenteront les technologies de demain (IA, automotive, 5G, IoT). Vous êtes prêt(e) à relever le défi ? Postulez dès maintenant !
